Verilog‐HDLによるテストベンチ―アサーション検証の効率化のために
この本の所有者
1人が登録
120回参照
2010年4月3日に更新
読書履歴
2010/04/03
203ページ
AIが見つけた似た本
「Verilog‐HDLによるテストベンチ―アサーション検証の効率化のために」の文章スタイル、テーマ、内容を分析し、 類似度の高い本を1冊見つけました
70.1%
STUDY HACKS!
小山 龍介
ビジネスマンの学習生産性を、楽しみながら画期的に向上させるハック集。資格試験から、語学学習、MBA取得まで若手ビジネスマンが身につけておきたい学習ノウハウを網羅する。
9人
4.3